プレスリリース

PlunifyはFPGA設計結果を1日で最適化するInTime最適化サービスの提供を開始、

成功ベースのサービスにより、希望するパフォーマンスが達成されない限り費用は発生しないため、より高速で効率的なFPGAアプリケーションが提供されます

シンガポール、2018年2月6日(GLOBE NEWSWIRE) – 本日、機械学習技術に基づいたフィールドプログラマブルゲートアレイ(FPGA)タイミングおよび性能改善ソフトウェアの供給元であるPlunify®(プルニファイ)はFPGA設計の最適化の際、即座に有効活用できるInTimeサービスを発表しました。

この成功ベースのサービスは、数週間または数ヶ月の期間を要することなく、数日で迅速かつ効率的なFPGAアプリケーションを実現して、ターゲットとするパフォーマンスが達成されない限り、費用はかかりません。通常の場合、InTimeサービスはデザインの複雑さに依存しますが、1日から7日間で結果を提供することが可能です。

Plunifyの事業開発担当バイスプレジデントであるKirvy Teo氏は、「リスクの排除と高速化です」、また「十分に時間があれば、すべてのFPGAデザインは最適化することができます」と述べています。私たちはマシンラーニングとクラウドコンピューティングを活用して、FPGAデザインの最適化時間をはるかに短縮します。

FPGA設計者は、それぞれのデザインがユニークであり、望ましいコンパイル結果を得るための効果的な設計手法とツール専門知識を必要としながら、高いパフォーマンス結果がゴールとなる複雑なアプリケーションに取り組んでいます。InTimeサービスでは、エンジニアリンググループがレジスタ転送レベル(RTL)コードや制約を変更することなく、FPGAデザインを最適化するためにPlunifyを使用することができます。

Plunifyは分析と最適化のアルゴリズムを活用して、スピード、エリア、消費電力の要件を満たすように合成プロセスとインプリメンテーションプロセスを細かく調整します。その機械学習技術は、特定のデバイスファミリやデザインに有効であると判断したパラメータを再利用し、逐次的な変更のパフォーマンスターゲットを達成するために必要とする時間を短縮します。

最近の例では、フォーチュン500に上場している科学機器メーカーが、InTime Serviceを使用して、ネガティブ フェイル スラックが最大で-2.0 nsの4つのハイエンドFPGAデザインを5日間で最適化を実現して問題を解消しました。プロジェクトマネージャーのEsteban Curiel氏は、InTime Serviceによって生み出させる最適化された結果とPlunifyの提供スピードに大変満足したことを認めました。

InTimeサービスについての詳細: https://www.plunify.com/jp/service

Plunifyについて
Plunifyの提供するソリューションがFPGAデザインパフォーマンスターゲットを達成して、マーケットへのプロダクト時間を短縮して、そしてワークフローに中断を生じさせることなく開発コストを下げることに寄与します。通信、データセンターアプリケーション、アドバンスドドライバーアシスタンスシステム(ADAS)や高周波トレーディング(HFT)などのアプリケーションを含む、さまざまなマーケットに対して機械学習技術を通じて、複雑なチップデザインのタイミングとパフォーマンスの問題を解決します。Plunifyのポートフォリオには、Plunify Cloud™およびEDAxtend™チップデザインプラットフォーム、InTimeタイミングクロージャツール、KabutoパフォーマンスRTLアドバイザーが含まれます。

Positive SSL Wildcard