产品
Plunify 提供两种主要产品，针对不同习惯的客户
FPGAAccel Client
桌面型 - 基于API/脚本
考虑到商业用户的需求，我们提供一种既安全又可靠的 API 接口，支持企业既定的工作流程和工具。
使用我们预制的脚本，只需在命令提示界面中键入一个简单的命令，就可轻松访问云端，进行密集型过程的计算。集成您的设计，无需中断。
FPGAAccel Web
在线型 - 基于 Web 界面
无需下载，安装或设置。这是一种快速和简单的方法来编译一个 FPGA 设计，或是在线模拟 VHDL 或 Verilog。您只需要以源代码或 netlist 的形势上传您的设计，并单击 Compile 即可。
在线界面允许用户选择多个设备，多台服务器，并提供了一个高度图形化的的界面来显示你的结果摘要。
特点
逻辑电路模拟
基本的 Verilog 或 VHDL 都支持验证您的设计是否按设计工作。您可以从所有支持的工具和IP中选择您喜欢的
仿真工具。
FPGA 设计编译
加快你的 synthesis, place-and-route，timing analysis 和其他 FPGA 的设计编译过程，只需从 Plunify 所提供得云中释放选定的组件即可。
- 从 synthesis 到可编译文件的产生，你可以运行整套过程，也可只利用云端运行其中的选定步骤。
- 您可以使用预定义的项目（由我们平台的合作提供），也可以选择独立的文件进行。
迅速打包
通过使用云计算的并行计算的优势，我们将分配多台服务器同时多任务多线程为您的 FPGA 设计项目服务，并根据他们的特性配置不同的设定直到任务结束，得到理想的数据结果。现在，您就可以摆脱 FPGA 模拟的繁琐过程，享受云计算带来的乐趣并使工作更加快速有效。
快速发觉您设计方案的潜力
希望做出恰当的调整，使用更少的资源和更短的时间，以优化您的设计？现在就让 Plunify 来为您探索并尝试更多不同的设计参数吧。我们会根据您的定义和要求，自动进行全套工作，并及时地告诉您方案的可行性以及更加详细的细节报告。
易于使用
我们提供在不改变现有的工作流程，使用命令行脚本工作的
解决方案。
在已经全面上线，请使用
主流常见的网络浏览器。
安全保障
依然担心为 FPGA 设计编译而发送您的网络的 RTL 的安全性？那么您可以选择只发送后期合成的 Netlist 文件，依然可以部分加您的后续工序，例如 place-and-route。
无缝集成
拥有优势互补功能，Plunify 如同一个集模拟和FPGA编译于一体的综合平台，为您提供全套从一个阶段到下一阶段工作流程无缝集成的解决方案。
开始体验 EDAxtend
桌面型
继续使用您最喜爱的设计工具，并不会干扰到您的设计过程。只需轻松地运行一个我们提供的命令与脚本即可。
在线型
您不必使用我们的 Web 界面，但如果您是一位初学者，或是想免除初始设置的麻烦，这是一个快速简便的方法来编译您的设计。
